Motoyoshi, M. et al. Attraverso il silicio tramite (TSV). Proc. IEEE 9743–48 (2009).
Shen, W.-W. & Chen, K.-N. Tecnologia chiave del circuito integrato tridimensionale (3D IC): through-silicon via (TSV). Ricerca su scala nanometrica Lett. 121–9 (2017).
Wong, S. et al. Circuiti integrati monolitici 3D. In Proc. 2007 Simposio internazionale su tecnologia, sistemi e applicazioni VLSI (VLSI-TSA) 1–4 (IEEE, 2007).
Topol, AW et al. Circuiti integrati tridimensionali. IBM J.Ris. Dev. 50491–506 (2006).
Patti, RS Circuiti integrati tridimensionali e il futuro dei progetti system-on-chip. Proc. IEEE 941214–1224 (2006).
Shulaker, MM et al. Integrazione tridimensionale di nanotecnologie per il calcolo e l’archiviazione dei dati su un singolo chip. Natura 54774–78 (2017).
Wolf, W., Jerraya, AA & Grant, M. Tecnologia multiprocessore system-on-chip (MPSoC). IEEE Trans. Calcola. Des. Integrale Circuiti Sist. 271701–1713 (2008).
Vinet, M. et al. Opportunità offerte dal CoolCube 3D sequenzialeTM integrazione. In Proc. 201646th Conferenza europea sulla ricerca sui dispositivi a stato solido (ESSDERC) 226–229 (IEEE, 2016).
Clermidy, F., Billoint, O., Sarhan, H. & Thuries, S. Scalabilità tecnologica: CoolCubeTM paradigma. In Proc. Conferenza unificata sulla tecnologia microelettronica IEEE SOI-3D-sottosoglia 2015 (S3S) 1–4 (IEEE, 2015).
Park, J.-H., et al. Tecnologia Ge CMOS a bassa temperatura (≤ 380°C) e ad alte prestazioni con nuova sorgente/drain tramite attivazione di droganti indotta da metallo e stack di gate ad alto k/metallo per l’integrazione 3D monolitica. In Proc. Riunione internazionale sui dispositivi elettronici IEEE 2008 1–4 (IEEE, 2008).
En, WG et al. Il Genesis Process/sup TM: un nuovo metodo di fabbricazione dei wafer SOI. In Proc. Conferenza internazionale SOI dell’IEEE del 1998 (N. cat. 98CH36199) 163–164 (IEEE, 1998).
Kim, M. et al. Fabbricazione di wafer Ge-on-isolante mediante Smart-CutTM con gestione termica per wafer Ge donatori integri. Semisecondo. Sci. Tecnologia. 33015017 (2017).
Kim, KS et al. Crescita del materiale 2D monocristallino non epitassiale mediante confinamento geometrico. Natura 61488–94 (2023).
Liu, Y. et al. Promesse e prospettive dei transistor bidimensionali. Natura 59143–53 (2021).
Zhou, J. et al. Una libreria di calcogenuri metallici atomicamente sottili. Natura 556355–359 (2018).
Zhu, J. et al. Sintesi a basso budget termico di bisolfuro di molibdeno monostrato per l’integrazione back-end-of-line di silicio su una piattaforma da 200 mm. Naz. Nanotecnologia. 18456–463 (2023).
Hoang, AT et al. Crescita a bassa temperatura di MoS2 su substrati polimerici e di vetro sottile per l’elettronica flessibile. Naz. Nanotecnologia. 181439–1447 (2023).
Qin, B. et al. Crescita generale a bassa temperatura di nanofogli bidimensionali da materiali stratificati e non stratificati. Naz. Comune. 14304 (2023).
Yeh, C.-H., Cao, W., Pal, A., Parto, K. & Banerjee, K. La tecnologia CVD selettiva per area ha consentito transistor a eterogiunzione 2D top-gate e scalabili con barriera Schottky sintonizzabile dinamicamente. In Proc. Riunione internazionale sui dispositivi elettronici IEEE 2019 (IEDM) (IEEE, 2019).
Sì, C.-H. et al. Monostrato ultraveloce In/Gr-WS2Fotorivelatori ibridi -Gr ad alto guadagno. ACS Nano 133269–3279 (2019).
Guimaraes, MHD et al. Contatti di bordo ohmico atomicamente sottili tra materiali bidimensionali. ACS Nano 106392–6399 (2016).
Ryckaert, J., et al. Il FET complementare (CFET) per il ridimensionamento CMOS oltre N3. In Proc. Simposio IEEE 2018 sulla tecnologia VLSI 141–142 (IEEE, 2018).
Kang, J.-H. et al. Integrazione 3D monolitica di elettronica 2D basata su materiali verso soluzioni di edge computing all’avanguardia. Naz. Madre. 221470–1477 (2023).
Porter, DA, Easterling, KE e Sherif, MY in Trasformazioni di fase in metalli e leghe 382–440 (CRC Press, 1992).
Zhang, Y. et al. Crescita controllata di monostrato WS di alta qualità2 strati su zaffiro e immaginandone il bordo del grano. ACS Nano 78963–8971 (2013).
Li, W. et al. Avvicinamento al limite quantistico nei contatti semiconduttori bidimensionali. Natura 613274–279 (2023).
Shen, P.-C. et al. Resistenza di contatto ultrabassa tra semiconduttori semimetallici e monostrato. Natura 593211–217 (2021).
Kozhakhmetov, A. et al. Diseleniuro di tungsteno 2D compatibile BEOL scalabile. Materiale 2D. 7015029 (2019).
Hwangbo, S., Hu, L., Hoang, AT, Choi, JY & Ahn, J.-H. Integrazione monolitica su scala wafer di display micro-LED a colori utilizzando MoS2 transistor. Naz. Nanotecnologia. 17500–506 (2022).
Givargizov, EI Cristallizzazione Orientata su Substrati Amorfi (Springer, 2013).
Wang, Y. et al. Contatti elettrici di tipo P per dichalcogenuri di metalli di transizione 2D. Natura 61061–66 (2022).
Kim, KS et al. Il futuro dei semiconduttori bidimensionali oltre la legge di Moore. Naz. Nanotecnologia 19895–906 (2024).
Samavedam, SB et al. Futuro ridimensionamento logico: verso canali atomici e chip destrutturati. In Proc. Riunione internazionale sui dispositivi elettronici IEEE 2020 (IEDM) 1.1.1–1.1.10 (IEEE, 2020).
IRDS. Roadmap internazionale per dispositivi e sistemi (IRDS™) Edizione 2022: Sintesi (IEEE, 2022).
Ahmed, Z., et al. Introduzione dei 2D-FET nella roadmap di ridimensionamento dei dispositivi utilizzando DTCO. In Proc. Riunione internazionale sui dispositivi elettronici IEEE 2020 (IEDM) 22–25 (IEEE, 2020).
Kresse, G. & Jürgen, F. Efficienza dei calcoli ab-initio dell’energia totale per metalli e semiconduttori utilizzando un set di basi di onde piane. Calcola. Madre. Sci. 615–50 (1996).
Kresse, G. & Jürgen, F. Schemi iterativi efficienti per ab initio calcoli dell’energia totale utilizzando un insieme di basi di onde piane. Fis. Rev.B 5411169–11186 (1996).
Grimme, S., Antony, J., Ehrlich, S. & Krieg, H. Un metodo coerente e accurato ab initio parametrizzazione della correzione della dispersione funzionale della densità (DFT-D) per i 94 elementi H-Pu. J. Chem. Fis. 132154104 (2010).
Mignuzzi, S. et al. Effetto del disordine sullo scattering Raman di MoS a strato singolo2. Fis. Rev.B 91195411 (2015).
Liang, J. et al. Impatto dei residui polimerici post-litografia sulle caratteristiche elettriche del MoS2 e WSe2 transistor ad effetto di campo. Avv. Madre. Interfacce 61801321 (2019).
